您的位置:首頁 > PPT課件 > 儀器設備PPT > FPGA的下載配置電路設計PPT

FPGA的下載配置電路設計PPT下載

素材編號:
262623
素材軟件:
PowerPoint
素材格式:
ZIP/RAR
素材上傳:
陳秋陽
上傳時間:
2018-05-31
素材大小:
582.00 KB
素材類別:
儀器設備PPT
網友評分:

素材預覽

FPGA的下載配置電路設計PPT

FPGA的下載配置電路設計PPT免費下載是由PPT寶藏(www.vzztre.tw)會員陳秋陽上傳推薦的儀器設備PPT, 更新時間為2018-05-31,素材編號262623。

這是FPGA的下載配置電路設計PPT,包括了內容提要,知識要點,教學建議,Xilinx的FPGA下載配置電路設計,Xilinx FPGA的下載配置模式,Virtex-Ⅱ系列器件下載配置電路設計,Virtex-Ⅱ系列器件的下載配置流程等內容,歡迎點擊下載FPGA的下載配置電路設計PPT哦。本章的重點是掌握Xilinx公司和Altera公司的FPGA器件的下載配置電路設計。建議學時數為4學時。注意區分Xilinx公司和Altera公司的FPGA器件的下載配置電路設計的不同點。注意同一公司,不同下載模式的下載配置電路的設計也是不同的。注意不同型號的配置芯片使用方法以及配置電路的設計,多個器件配置電路的連接方法。本章給出了一些典型的設計例,學習中可以通過改變器件型號和配置模式,進行配置電路設計的練習,加深對問題的理解。

第6章 FPGA的下載配置電路設計 內容提要本章介紹了Xilinx公司的FPGA下載配置模式,Virtex-Ⅱ系列器件下載配置流程、模式和電路設計, Altera公司的下載電纜的結構和下載模式,Altera公司的下載電纜的配置電路設計,Altera公司的配置芯片和配置芯片構成的配置電路設計。知識要點: 下載配置模式 下載配置流程下載電纜配置芯片配置電路設計教學建議: 本章的重點是掌握Xilinx公司和Altera公司的FPGA器件的下載配置電路設計。建議學時數為4學時。注意區分Xilinx公司和Altera公司的FPGA器件的下載配置電路設計的不同點。注意同一公司,不同下載模式的下載配置電路的設計也是不同的。注意不同型號的配置芯片使用方法以及配置電路的設計,多個器件配置電路的連接方法。本章給出了一些典型的設計例,學習中可以通過改變器件型號和配置模式,進行配置電路設計的練習,加深對問題的理解。 6.1 Xilinx的FPGA下載配置電路設計 6.1.1 Xilinx FPGA的下載配置模式 針對不同的器件類型和應用場合,Xilinx公司為其FPGA系列產品提供了多種下載配置模式,如下所示: 1. JTAG模式 JTAG模式是基于 IEEE1149.1和 IEEE1532的下載配置模式,通過TDI(數據輸入)、TDO(數據輸出)、TMS(測試模式)和TCK(測試時鐘)等四根信號線實現FPGA的下載與配置。在JATG模式中需要其他可編程微控制器的支持。 2. Parallel模式 Parallel模式僅支持Virtex系列和SpartanⅡ系列器件,通過8bit的并行數據下載,實現FPGA的高速配置。Parallel模式的配置時鐘CCLK由FPGA外部提供。 3. Master Serial模式 Master Serial模式支持Xilinx公司的所有 FPGA產品。Master Serial模式通過讀取串行 PROM的數據,實現FPGA的在線配置。在 Master Serial模式中必須使用Xilinx公司專用的 PROM。Master Serial模式的配置時鐘 CCLK源于 FPGA內部。 4. Slave Serial模式 Slave Serial模式支持Xilinx公司的所有 FPGA產品。Slave Serial模式類似于 Master Serial模式,但其配置時鐘CCLK由FPGA外部提供。在Slave Serial模式中需要其他可編程微控制器支持。 5. Master Select MAP模式 Master Serial MAP模式支持Virtex-Ⅱ等FPGA產品。Master Serial MAP模式通過讀取串行 PROM的數據,實現FPGA的在線配置。在 Master Select MAP模式中必須使用Xilinx公司專用的 PROM。Master Serial MAP模式的配置時鐘 CCLK源于 FPGA內部。 6. Slave Select MAP模式 Slave Select MAP模式支持Virtex-Ⅱ等FPGA產品。Slave Select MAP模式類似于 Master Serial MAP模式,但其配置時鐘CCLK由FPGA外部提供。在Slave Select MAP模式中需要其他可編程微控制器的支持。 6.1.1 Xilinx FPGA的下載配置模式 Xilinx公司提供兩種PROM對其FPGA系列產品進行在線配置。其中,XC1800系列PROM可多次擦寫,支持JTAG在線編程。XC1700系列PROM為一次性編程器件,不支持JTAG在線編程。使用第三方編程器對Xilinx公司的PROM系列產品進行下載配置時,需要對FPGA設計文件進行格式轉換。在同一個FPGA的下載配置電路中,為了滿足不同應用要求,可以通過改變FPGA的M2、M1和M0管腳連接,實現FPGA下載配置模式的切換,即利用同一下載配置電路可以實現多種下載配置模式。 在實際應用中,使用嵌入式下載配置方式,可以節約成本和簡化PCB板設計。嵌入式下載配置利用微處理器或其他可編程控制器件,對FPGA產品進行下載配置。在嵌入式下載配置過程中,M2、M1、M0引腳端應設置為JTAG、Slave Serial或 Slave Select MAP模式,下載配置的數據可以存放在Xilinx公司專用PROM或其他存儲器件中。當M2、M1、M0設置為 Slave Serial模式時,通過控制 PROG_B引腳端,可以實現FPGA的重新配置。當M2、M1、M0設置為 Slave Select MAP模式時,通過控制 PROG_B、RDWR_B和 CS_B引腳端,可以實現FPGA的重新配置和部分配置。 6.1.2 Virtex-Ⅱ系列器件下載配置電路設計 Xilinx公司不同類型的FPGA器件下載配置模式不完全相同, 下面以Virtex-Ⅱ系列器件為例說明Xilinx公司的FPGA的下載配置設計過程。 Virtex-Ⅱ系列器件的下載配置流程 Virtex-Ⅱ系列器件的下載配置流程如圖6.1.1所示,主要包括:(1)Power Up(加電) Power Up是Virtex-Ⅱ系列器件的加電過程。其中,內核電壓VCCINT=1.5V,I/OBank 4的 VCCO和 VCCAUX的供電電壓應大于 1.5V。(2)Clear Configuration Memory(清配置存儲器) 清配置存儲器的觸發條件是將PROG_B引腳端置低,并保持低電平大于300ns。FPGA的所有與配置無關的引腳端將保持3態,INIT-B和DONE引腳端為低電平。 (3)初始化 將INIT-B引腳端置為高電平,采樣模式控制引腳端(Sample Mode Pins),并讀入 M2、M1和 M0。如果在初始化過程中保持INIT-B為低電平,可以延遲配置數據的下載過程。Master Serial/Master Select MAP CCLK Begins(Master Serial/Master Select MAP模式 CCLK 啟動)。(4)Load Configuration Data Frames(下載配置數據) 在配置數據的下載過程中,將對配置數據進行CRC校驗(CRC Correct)。如果CRC出現錯誤,INIT-B引腳端將被重新置為低電平,并終止器件的啟動過程。 (5)器件啟動(Start -Up) Virtex-Ⅱ系列器件的器件啟動順序可以在軟件中改動,其默認的啟動順序是:①釋放DONE引腳端;②將GTS置低,激活所有1/O引腳端;③將GWE置位,釋放所有的RAM和邏輯單元;④將EOS置位。 Virtex-Ⅱ系列器件下載配置模式設置 Virtex-Ⅱ系列器件支持“Master Serial Programming Mode”、“Master SelectMAP Programming Mode”“Slave Serial Programming Mode”“Slave SelectMAP Programming Mode”“JTAG/ Boundary Scan Programming Mode”。設置Virtex-Ⅱ系列器件的M2、M1、M0引腳端狀態,可以確定下載配置模式,如表6.1.1所示。 3. Virtex-Ⅱ系列器件的下載配置電路設計(1)Virtex-Ⅱ下載配置端 在Virtex-Ⅱ系列器件中與下載配置電路有關的引腳端如表6.1.2所示。應注意的是: Virtex-Ⅱ系列器件中與下載配置有關的引腳端,有一部分是專用引腳端,另一部分是可以作為用戶1/O的復用引腳端。考慮到設計的穩定性,建議不使用這部分復用引腳端。 (2)Virtex-Ⅱ加電要求為保證Virtex-Ⅱ系列器件的正常加電,Xilinx公司在Virtex-Ⅱ數據手冊中規定: ①VCCINT、VCCAUX和 Vcco的加電過程既不應快于1ms,也不應慢于 50ms。 ②Virtex-Ⅱ加電過程中的最小電流要求不同型號是不同的,設計時需要根據具體的型號設計下載配置電路。 ③VCCINT、VCCAUX和 Vcco的加電順序沒有具體要求。一般,在保證VCCINT和 Vcco的電氣參數情況下,采用先VCCINT后Vcco的加電順序,將提高FPGA系統的使用穩定性。 (3)Virtex-Ⅱ下載配置電路設計 設計過程中,首先應該熟悉下載配置引腳端和Virtex-Ⅱ加電要求,然后依據選定的下載配置模式進行下載配置電路設計。Xilinx公司針對不同類型的FPGA器件提供了相應的下載配置電路,XIlinx公司提供的Virtex-Ⅱ系列器件下載配置電路如圖6.1.2~圖6.1.9所示。 圖6.1.2為使用System ACE™(System Advanced Configuration Environment)配置Virtex-Ⅱ的下載配置電路,電路利用ACE Controller(ACE微控制器)和 ACE CompactFlash完成Virtex-Ⅱ的下載配置。圖6.1.3 為使用CPLD和PROM配置Virtex-Ⅱ的下載配置電路圖6.1.4 為使用EPROM配置Virtex-Ⅱ的下載配置電路。圖6.1.5為 Master Serial Mode 配置電路。圖6.1.6 為Master/Slave Serial Mode 配置電路。圖6.1.7為 Master SelectMAP Programming Mode配置電路。圖6.1.8為 Slave SelectMAP Mode配置電路。圖6.1.9為 JTAG Mode配置電路。

上一頁:ucosii入門經典教導PPT 下一頁:android打開源碼PPT

fpgappt:這是fpgappt,包括了什么是FPGA,FPGA的內部結構,FPGA內部邏輯模塊結構,FPGA內部I/O模塊結構,FPGA內部布線資源,FPGA內部編程單元,PGA的工作速度與速度等級,FPGA內部邏輯模塊數及觸發器數,FPGA內部的時鐘網絡,FPGA的集成度,FPGA的封裝,FPGA的功耗,FPGA的利用率,FPGA中的RAM,FPGA的JTAG接口,FPGA的設計安全性,FPGA的設計流程,FPGA的選用等內容,歡迎點擊下載。

fpga密碼鎖課程設計PPT:這是fpga密碼鎖課程設計PPT,包括了可編程邏輯器件概述,可編程邏輯器件的結構及原理,FPGA特點,FPGA設計語言,FPGA設計流程,FPGA廠商及開發環境等內容,歡迎點擊下載fpga密碼鎖課程設計PPT哦。HDL語言有時序的概念,一般編程語言是沒有時序概念的,但在硬件電路中從輸入到輸出總是有延遲存在的,為描述這些特征,HDL語言需要建立時序的概念。因此,使用HDL除了可以描述硬件電路的功能外還可以描述其時序要求。

FPGA的下載配置電路設計PPT

下載地址

FPGA的下載配置電路設計PPT

優秀PPT

Copyright:2009-2019 pptbz.com Corporation,All Rights Reserved PPT寶藏 版權所有

免責聲明:本網站內容由用戶自行上傳,如權利人發現存在誤傳其他作品情形,請及時與本站聯系

PPT模板下載 粵ICP備13028522號

赚钱最快的方法